Введение в микропроцессор 80386 Автор "" Размер 247364 Байт Страница 15 из 24 СКАЧАТЬ КНИГУ ЦЕЛИКОМ

МННННОННННОННННОННННОНННННННОНННННННОННННННОНННННОННННННННННН№
євыс.єниз.єниз.єниз.єнеопр. є   С   є  В   є  А  є      нет  є
МННННОННННОННННОННННОНННННННОНННННННОННННННОНННННОННННННННННН№
єниз.єниз.єниз.євыс.є   D   є   С   є  В   єнеопрє      нет  є
МННННОННННОННННОННННОНННННННОНННННННОННННННОНННННОННННННННННН№
єниз.єниз.єниз.єниз.є   D   є   С   є  В   є  А  є      нет  є
ИННННКННННКННННКННННКНННННННКНННННННКННННННКНННННКНННННННННННј
                                                              
     Обозначения: D=логические записываемые  данные  в  байте
                    D24-D31;
                  C=              -"-                D16-D23;
                  B=              -"-                D8-D15;
                  A=              -"-                D0-D7.
     
     
     6.2.5 Сигналы определения типа цикла шины
           (W/R#, D/C#, M/IO#, LOCK#)
     
     Эти  выходы  с тремя состояниями определяют тип текущего
цикла шины. В зависимости от значения W/R# все циклы  подраз-
деляются  на  циклы записи и циклы чтения. D/C# разделяет все
циклы на циклы обмена данными  и  циклы  обмена  управляющими
сигналами.  M/IO# отличает циклы обращения к памяти от циклов
обращения к устройствам ввода/вывода. По сигналу LOCK# разли-
чаются циклы с блокированной шиной.
     Основными сигналами определения типа цикла шины являются
W/R#, D/C# и M/IO#, так как эти  сиганлы  принимают  действи-
тельное значение одновременно с установлением активного уров-
ня  сигнала ADS# (выход строба адреса). Действительное значе-
ние сигнала LOCK#  устанавливается  тогда,  когда  начинается
цикл шины (причем, цикл с конвейерной адресацией) и после ус-
тановления   активного  уровня  сигнала  ADS#  (см.  параграф
6.4.3.4 конвейерная адресация).
     Точное соответствие типов циклов шины значениям сигналов
W/R#, D/C# и M/IO# приведено в табл.6-2. Отметим одну  комби-
нацию  сигналов  W/R#, D/C# и M/IO#, которая никогда не может
быть получена при активном уровне сигнала ADS#  (однако,  эта
комбинация,  которая обозначена как "запрещенная" может иметь
место в нерабочих состояниях шины, при неактивном уровне сиг-
нала ADS#). Поскольку действительные значения сигналов M/IO#,
D/C# и W/R# определяются временем действия сигнала ADS#, то в
другое время  для  оптимального  использования  дешифрирующей
схемы можно использовать и запрещенную комбинацию.
           
                                                 Таблица 6-2.
     
                 Определение типа цикла шины
ЙНННННННЛНННННННЛНННННННЛНННННННННННННННННННННННННННННЛНННННН»
є M/IO# є D/C#  є W/R#  є   Тип цикла шины            єБлоки-є
є       є       є       є                             єрованає
є       є       є       є                             єли ши-є
є       є       є       є                             єна?   є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
єнизкий єнизкий єнизкий є Подтверждение прерывания    є да   є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
єнизкий єнизкий євысокийє Запрещенная                 є да   є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
єнизкий євысокийєнизкий є Чтение данных из устройства є нет  є
є       є       є       є ввода/вывода                є      є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
єнизкий євысокийєвысокийє Запись данных в устройство  є нет  є
є       є       є       є ввода/вывода                є      є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
євысокийєнизкий єнизкий є Чтение команды из памяти    є нет  є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
євысокийєнизкий євысокийє Останов:       Выключение:  є нет  є
є       є       є       є Адрес=2        Адрес=0      є      є
є       є       є       є НННННННН       ННННННННННН  є      є
є       є       є       є (BE0#Выс.      (BE0#Низк    є      є
є       є       є       є  BE1#Выс.       BE1#Выс.    є      є
є       є       є       є  BE2#Низк.      BE2#Выс.    є      є
є       є       є       є  BE3#Выс.       BE3#Выс.    є      є
є       є       є       є  A2-A31Низк.)   A2-A31Низк.)є      є
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
євысокийєвысокийєнизкий є Чтение данных из памяти     є Неко-є
є       є       є       є                             є торыеє
є       є       є       є                             є циклыє
МНННННННОНННННННОНННННННОНННННННННННННННННННННННННННННОНННННН№
євысокийєвысокийєвысокийє Запись данных в память      є Неко-є
є       є       є       є                             є торыеє
є       є       є       є                             є циклыє
ИНННННННКНННННННКНННННННКНННННННННННННННННННННННННННННКННННННј
 
 
     6.2.6 Сигналы управления шиной
     
     6.2.6.1 Введение

     Нижеперечисленные  сигналы  позволяют процессору опреде-
лять начало цикла шины, а также дают возможность другим  уст-
ройствам  системы  управлять конвейерной адресацией, размером
шины данных и определять конец цикла шины.
     
     6.2.6.2 Строб адреса (ADS#)

     Этот входной сигнал с тремя состояниями на входе  указы-
вает  на  то  что на выводах 80386 установлены действительные







Загрузка...








значения сигналов, определяющих тип цикла  шины,  и  сигналов
адреса  (W/R#, D/C#, M/IO#, BE0# - BE3# и A2-A31). Сигнал ADS
устанавливается в течение тактов Т1 и Т2 состояний шины  (до-
полнительную  информацию о состояниях шины см. 6.4.3.2 Некон-
вейеризированная адресация и 6.4.3.4 Конвейерная адресация).
     
     6.2.6.3 Сигнал подтверждения (READY#).

     Этот вход указывает на то, что текущий цикл шины  завер-
шен,  и  те  байты, участие которых в цикле обмена определено
значениями BE0#-BE3# и BE16#, приняты или переданы.  Когда  в
течение  цикла чтения или цикла подтверждения прерывания фор-
мируется активный уровень сигнала READY#, 80386 "защелкивает"
входные данные и завершает цикл. Когда сигнал READY# формиру-
ется в цикле записи, процессор завершает цикл шины.
     Сигнал READY# игнорируется в первом  такте  всех  циклов
шины,  затем  в каждом такте состояние READY# опрашивается до
тех пор, пока не установится активный уровень сигнала READY#.
READY# должен быть сформирован  для  подтверждения  в  каждом
цикле  шины, включая циклы отображения останова и отображения
выключения. Для правильной работы время установки t19 и время
удержания t20 сформированного сигнала READY# должны иметь оп-
ределенные необходимые значения (См.  все  параграфы  раздела
6.4 Описание функционирования шины).
     
     6.2.6.4 Запрос следующего адреса (NA#)

     Этот сигнал используется для запрашивания адреса в режи-
ме  конвейерной  адресации.  Этот  вход сообщает процессору о
том, что система готова принять из 80386 новые значения  сиг-
налов BE0#-BE3#, A2-A31, W/R#, D/C# и M/IO#, даже если завер-
шение текущего цикла не подтверждено сигналом READY#.
     Если  80386  обнаружит на входе NA# активный уровень, он
выдает на шину следующий адрес, обеспечив  внутреннюю  подго-
товку к следующему запросу шины (см. параграф 6.4.2 Конвейер-
ная адресация и 6.4.3 Циклы чтения и записи).
     
     6.2.6.5 Указатель 16-разрядной шины (BS16#)
     
     Благодаря  сигналу BS16# осуществляется непосредственная
связь 80386 с 32-разрядной и 16-разрядной шинами данных.  Ус-
тановка  активного  уровня этого входа приведет к тому, что в
текущем цикле шины обмен будет производиться только по  млад-
шей половине шины данных (D0-D15) в соответствии со значения-
ми  сигналдов  BE0#  и  BE1#.  Дополнительное влияние сигнала
BS16# (установленного в активное состояние) не проявится, ес-
ли в текущем цикле сформированы активные уровни только сигна-
лов BE0# или BE3#, действие сиганала BS16# (активного уровня)
заставит процессор 80386 выполнить  необходимые  переключения
для  правильной  передачи  старшего(их)  байта(ов)  по линиям
D0-D16.
     Если операнд занимает обе половины шины данных и BS16# в
активном состоянии, то 80386  автоматически  выполнит  второй
16-разрядный цикл шины. Для правильной работы время установки
t17  и время удержания t18 сигнала BS16# должны иметь опреде-
ленные необходимые значения.
     Циклы ввода/вывода, автоматически выполняемые 80386  для
взаимосвязи  с  сопроцессором,  не  требуют установки сигнала
BS16#. Сопроцессоры типа 80287 и  80387  анализируют  входной
сигнал  ERROR#  сразу  после  отрицательного  фронта  сигнала
RESET. 80386 обменивается только  16-разрядными  посылками  с
80287,  а в случае взаимодействия 80386 с сопроцессором 80387
обмен производится только 32-разрядными посылками. Таким  об-
разом,  значение  BS16# влияет на циклы с участием 80287, а в
течение циклов с участием 80387 сигнал BS16# должен поддержи-
ваться на неактивном уровне.
                
     6.2.7 Сигналы арбитража шины
     
     6.2.7.1 Введение
          
     В этом разделе описывается механизм, благодаря  которому
процессор передает управление своими локальными шинами другим
активным   абонентам,  запрашивающим  урпавление  шиной  (см.
6.6.1).

     6.2.7.2 Запросы на захват шины (HOLD)

     Этот выход указывает на  то,  что  каким-то  устройствам
кроме 80386 требуется управление шиной.
     Сигнал HOLD должен поддерживаться в активном состоянии в
течение  всего времени, пока любое другое устройство является
владельцем локальной шины. Сигнал HOLD игнорируется во  время
действия  RESET. Если сигнал RESET появится во время действия
сигнала HOLD, то более приоритетный  сигнал  RESET  установит
шину в нерабочее состояние быстрее, чем установится состояние
подтверждения  захвата  шины  (состояние высокого сопротивле-
ния).
     Процессор срабатывает по фронту  сигнала  HOLD  и,  пока
HOLD  поддерживается в активном состоянии, постоянно анализи-
рует уровень этого сигнала. Вход HOLD  -  синхронизированный.
Для  правильной  работы  время  установки t23 и удержания t24
должны всегда иметь определенное необходимое значение.
     
     6.2.7.3 Подтверждение захвата шины (HLDA)

     Формирование активного уровня на выходе  HLDA  указывает
на  то, что 80386 передает управление своей локальной шиной в
ответ на установление сигнала HOLD и  переходит  в  состояние
подтверждения захвата шины.
     Состояние  подтверждения захвата предполагает почти пол-
ную изоляцию процессора. Сигнал HLDA в этом состояние - един-
ственный сигнал, выдаваемый 80386.  Другие  выходные  сигналы