Введение в микропроцессор 80386 Автор "" Размер 247364 Байт Страница 18 из 24 СКАЧАТЬ КНИГУ ЦЕЛИКОМ

пространствам. Как показано на рис.6-4, физические адреса па-
мяти находятся в диапазоне от 00000000H до FFFFFFFFH (4 гига-
байта),  а  адреса ввода/вывода - в диапазоне от 00000000H до
0000FFFFH (64 килобайта), необходимом для адресации устройств
ввода/вывода. Отметим адреса ввода/вывода, используемые в ав-
томатически выполняемых для взаимосвязи с сопроцессором  цик-
лах  ввода/вывода.  Эти  адреса  от 800000F8H до 800000FFH не
входят в диапазон вышеуказанных адресов для программной адре-
сации устройств ввода/вывода и позволяют  легко  сформировать
сигнал выборки сопроцессора, используя сигналы A31 и M/IO#.
     
FFFFFFFFHЙННННННННННН»           Й Н Н Н Н Н »
         є           є           є           є
         є           є
         є           є           є неадресуе-є
         є           є               мое
         є           є           є           є
         є           є
         є           є           є           є
         є           є  800000FFHМННННННННННН№  Сопроцессор
         є Физичес-  є  800000F8Hє           є  (80387 или
         є  кая      є (Примеч.1)МННННННННННН№    80287)
         є  память   є           є           є
         є           є             Неадресуе-
         є 4 гига-   є           є   мое     є
         є   байта   є
         є           є  0000FFFFHМННННННННННН№ Программно-
         є           є           є 64 Кбайта є -адресуемое
         є           є           є           є пространство
00000000HИНННННННННННј  00000000HИНННННННННННј ввода-вывода
                                                                                                                                                                                                                                                               
          Пространство            Пространство
          физической              ввода/вывода
          памяти
     
     Примечание:  Так как в течение автоматически выполняемых
циклов взаимосвязи с  сопроцессором  устанавливается  высокий
уровень сигнала A31, то установка единичного уровня A31 и ну-
левого  уровня строба формирования сигала выборки сопроцессо-
ра.
     Рис.6-4  Пространства физической памяти и ввода/вывода
     
     6.3.3  Организация памяти и ввода/вывода

     Ширина магистрали данных от 80386 к пространствам памяти
и ввода/вывода может составлять 32 бита или 16 бит. В  случае
32-разрядной  ширины  магистрали  пространства  памяти и вво-
да/вывода организованы соответственно как массивы  физических
32-разрядных  двойных  слов.  Каждое двойное слово памяти или
ввода/вывода состоит из 4-х индивидуально адресуемых  (с  по-
мощью  последовательных адресов байтов) байтов. Самый меньший
(из четырех) адрес байта относится к  сигналам  D0-D7;  самый
больший - к сигналам D24-D31.
     80386  имеет  такой  сигнал управления шиной, как BS16#,
который обеспечивает правильную взаимосвязь  с  16-разрядными
пространствами  памяти и ввода/вывода, организованными в виде
последовательности 16-битных слов. Циклы обмена с  16-разряд-
ными и 32-разрядными устройствами памяти или ввода/вывода мо-
гут встречаться в любой последовательности, так как состояние
сигнала BS16# анализируется в течение каждого цикла шины. См.
6.3.4  Изменяемый  размер шины данных. Сигналы стробов данных
BE0#-BE3# позволяют обращаться к отдельным байтам  при  любой
структуре  памяти  или ввода/вывода (32-разрядной или 16-раз-
рядной).
      
     6.3.4  Изменяемый размер шины данных
      
     Изменяемый размер шины данных  -  отличительная  особен-
ность 80386, обеспечиваютщая непосредственную связь процессо-
ра с 32-разрядными или 16-разрядными шинами данных памяти или
ввода/вывода.  Один  процессор  может  быть соединен с шинами
двух размеров. Передачи в/из 32- или 16-разрядные порты  соп-
ровождаются  определением в каждом цикле шины необходимой ши-
рины шины. В течение каждого цикла шины схема дешифрации  ад-
реса  или подчиненное устройство сами могут установить актив-
ный уровень сигнала BS16# для 16-разрядного порта, или  неак-
тивный уровень BS16# для 32-разрядного порта.
     Когда установлен активный уровень сигнала BS16#, процес-
сор  автоматически  вместо одной передачи разрядностью больше
16 бит или одной 16-разрядной невыровненной передачи выполнит
две или три передачи, как потребуется.  При  активном  уровне
BS16#  все передачи операндов осуществляются только по линиям
D0-D16. Поэтому 16-разрядные устройства памяти или  ввода/вы-
вода обмениваются только сигналами данных D0-D16. Специальных
переключателей не требуется. Действие активного уровня сигна-
ла BS16# проявляется только тогда, когда в текущем цикле шины
установлены  активные уровни сигналов BE2# и/или BE3#. Если в
передаче участвуют только линии D0-D15, то установка активно-
го уровня BS16# не будет иметь значение, так как передача бу-
дет производиться все равно по 16-разрядной  шине  независимо
от  состояния  BS16#.  Другими  словами,  установка активного
уровня BS16# необязательна,  когда  только  младшая  половина
разрядов шины участвует в текущем цикле.
     Существуют две ситуации, при которых проявляется влияние
активного уровня BS16# на действия процессора, зависящие таже
от значений стробов данных BE0#-BE3# в текущем цикле шины:
     - в обмене участвует только старшая половина линий шины:







Загрузка...








устанавливаются  активные  уровни  только сигналов BE2# и/или
BE3#;
     - в обмене участвуют и старшая, и младшая половины линий
шины: устанавливаются активные уровни по меньшей мере  сигна-
лов BE1# и BE2# (и возможно также сигналов BE0# и/или BE3#).
     Воздействие BS16# на циклы чтения "с учетом только стар-
шей половины линий шины":
           
     Установка активного уровня BS16# в течение циклов чтения
"с участием только старшей половины линий шины" вынудит 80386
считывать  младшие 16 битов шины данных и игнорировать данные
на старших 16 битах шины данных. Т.е. вместо считывания  дан-
ных  с  линий  D16-D31 в соответствии с установленными BE2# и
BE3# будут считываться данные с линий D0-D16.
     Взаимодействие сигнала BS16# на циклы записи "с участием
только старшей половины линий шины":
     Установка активного уровня BS16# в течение циклов записи
"с участием только старшей половины" не отразится на процеду-
ре записи. Когда в цикле записи установлены  активные  уровни
сигналов  BE2# и/или BE3#, 80386 всегда копирует сигналы дан-
ных D16-D31 на линии D0-D15 (см. табл. 6-1). Поэтому не  тре-
буется  дополнительных  действий 80386 для того, чтобы выпол-
нить эти циклы записи по 32- или 16-разрядной шине.
     Воздействие сигнала BS16# на циклы чтения "с участием  и
старшей и младшей половин шины":
     Установка  активного уровня сигнала BS16# в течение цик-
лов чтения "с участием и старшей и младшей половин шины" зас-
тавит процессор выполнить два 16-разрядных цикла  чтения  для
передачи всего физического операнда. Байты 0 и 1 (в соответс-
твии  с  установленными  BE0#  и BE1#) будут считаны в первом
цикле с линий D0-D16. Байты 2 и 3 (в соответствии с  установ-
ленными  BE2# и BE3#) будут считаны во втором цикле и снова с
линий D0-D16. Сигналы на линиях D16-D31 игнорируются в  тече-
ние обоих 16-разрядных циклов. BE0# и BE1# всегда находятся в
неактивном состоянии в течение второго 16-разрядного цикла.
     Активный  уровень сигнала BS16# необязательно устанавли-
вать на время второго 16-разрядного цикла. См. рис.6-14, цик-
лы 2 и 2а.
     Воздействие сигнала BS16# (активного  уровня)  на  циклы
записи "с участием и старшей и младшей половин шины":
     Установка  активного уровня сигнала BS16# в течение цик-
лов записи "с участием и старшей и младшей половин шины" зас-
тавит процесор 80386 выполнять два 16-разрядных цикла  записи
для передачи целого физического операнда. Наличие всех байтов
операнда на линиях D0-D15 в течение первого цикла записи поз-
волит  внешним устройствам получить байты 0 и 1 (в соответст-
вии с  установленными  значениями  BE0#  и  BE1#)  по  линиям
D0-D16.  Во втором цикле 80386 скопирует байты 2 и 3 на линии
D0-D15, и запись этих байтов (в соответствии с установленными
значениями BE2# и BE3#) будет  произведена  также  по  линиям
D0-D16. Сигналы BE0# и BE1# всегда переключаются в неактивное
состояние  в  течение  второго 16-разрядного цикла. Установка
активного уровня сигнала BS16# в течение второго 16-разрядно-
го цикла необязательна. См. рис.6-14, циклы 1 и 1а.
     
     6.3.5  Связь с 32- и 16-разрядным устройствами памяти

     В 32-разрядных устройствах физической памяти, таких  как
на рис.6-5, каждое физическое двойное слово начинается с бай-
та,  адрес которого кратен 4. Сигналы A2-A31 обычно использу-
ются для выборки  определенного  двойного  слова,  а  сигналы
BE0#-BE3#  - для выборки определенного байта в двойном слове.
BS16# поддерживается в неактивном состоянии  во  всех  циклах
шины, оперирующих с 32-разрядным массивом.
     Когда  в  состав  системы входят 16-разрядные физические
массивы,  как  показано  на  рис.6-6,  адрес  начала  каждого
16-битного физического слова кратен 2. Отметим, что схема де-
шифрации  адреса ADDRESS DECODER при дешифрации адреса форми-
рует активный уровень сигнала BS16# только в  течение  циклов
шины,  оперирующих  с  16-разрядными  устройствами памяти, то
схема дешифрации адреса анализирует также  значения  сигналов
BE0#-BE3#  и  W/R#, чтобы определить, когда должен быть уста-
новлен активный уровень сигнала BS16#. См. 6.4.3.7  Оптималь-
ное  использование  метода  конвейерной  адресации  в  случае
16-разрядной ширины шины.
     Сигналы A2-A31 обычно используются для адресации 32-раз-
рядных и 16-разрязных устройств. Для  адресации  16-разрядных
устройств  необходимы  также  сигнал  A1 и два сигнала строба
данных.
     Чтобы сформировать необходимые  значения  сигнала  A1  и
двух сигналов стоба данных для обращения к 16-разрядному уст-
ройству,  сигналы BE0#-BE3# должен быть дешифрированы в соот-
ветствии с табл. 6-7. Отметим некоторые запрещенные  комбина-
ции  BE0#-BE3#,  никогда не вырабатываемые 80386. При наличии
запрещенной комбинации BE0#-BE3# на входе дешифратора  выходы
его не анализируются и состояние их обозначается X. Запрещен-
ные  комбинации BE0#-BE3# могут быть использованы при необхо-
димости для более оптимального использования дешифратора.
           
                                                 Таблица 6-7.
      
            Формирование сигналов A1, BHE# и BLE# для
                адресации 16-разрядных устройств
ЙНННННННННННННННННННЛНННННННННННННННННННННННЛННННННННННННННН»
є    Сигналы 80386  є  Сигналы 16-разрядной є Комментарии   є
є                   є         шины          є               є
МННННЛННННЛННННЛННННОННННЛННННННЛННННННННННН№               є
єBE3#єBE2#єBE1#єBE0#є A1 є BHE# є BLE# (A0) є               є
МННННОННННОННННОННННОННННОННННННОНННННННННННОННННННННННННННН№
є H* є H* є H* є H* є X  є  X   є     X     є X - нет ни    є
є    є    є    є    є    є      є           є одного актив- є
є    є    є    є    є    є      є           є ного байта    є
МННННОННННОННННОННННОННННОННННННОНННННННННННОННННННННННННННН№