Пpогpаммно-технические сpедства пеpсональных ЭВМ семейства IBM PC Автор "" Размер 294419 Байт Страница 3 из 36 СКАЧАТЬ КНИГУ ЦЕЛИКОМ

      3.  Режим передачи  по требованию  (Demand Transfer  Mode).
 Данный  режим   является  промежуточным  между   двумя  первыми:
 передача  идет  непрерывно  до  тех  пор,  пока  активен  сигнал
 


                             - 9 -

 запроса,  состояние  которого  проверяется  после  каждого цикла
 передачи.  Как только  устройство не  может продолжить передачу,
 сигнал  запроса  сбрасывается  им  и контроллер приостанавливает
 работу.   Этот  режим   применяется  для   обмена  с  медленными
 устройствами, не позволяющими по своим временным характеристикам
 работать с ПДП в режиме блочной передачи.

      4. Каскадный режим (Cascade Mode). Режим позволяет включить
 в подсистему ПДП  более одного контроллера в  тех случаях, когда
 недостаточно четырех каналов ПДП. В  этом режиме один из каналов
 ведущего   контроллера   используется   для   каскадирования   с
 контроллером  второго уровня.  Для работы  в каскаде  сигнал HRQ
 ("Запрос на захват") ведомого  контроллера подается на вход DREG
 ("Запрос на канал ПДП")  ведущего, а сигнал DACK ("Подтверждение
 запроса")   ведущего  подается   на  вход   HDLA  ("Потверждение
 захвата") ведомого.

      Такая  схема  подключения  аналогична  подключению ведущего
 (первого)   контроллера   к   микропроцессору,   с   которым  он
 обменивается сигналами HRQ и HDLA.

 


                            - 10 -

                       E2.2. Типы передачF

      1. Передача память-память (Memory-to-memory DMA).
      Используется  для  передачи  блока  данных  из одного места
 памяти  в  другое.  Исходный   адрес  определяется  в  регистрах
 нулевого канала,  выходной - в  регистрах первого канала.  Число
 циклов  обмена (число  байт минус  1) задается  в регистре числа
 циклов канала  1. Передача происходит  с использованием рабочего
 регистра  контроллера   в  качестве  промежуточного   звена  для
 хранения информации. При передачe память-память может быть задан
 специальный  режим фиксации  адреса (Address  hold), при котором
 значение   текущего  адреса   в  регистре   нулевого  канала  не
 изменяется, при этом весь выходной блок памяти заполняется одним
 и тем же элементом данных, находящимся по заданному адресу.

      2. Автоинициализация (автозагрузка, Autoinitialization).
      После завершения обычной  передачи использованный канал ПДП
 маскируется  и  должен  быть  перепрограммирован  для дальнейшей
 работы  с  ним.  При  автоинициализации  маскировка канала после
 окончания передачи  не происходит, а регистры  текущего адреса и
 счетчик  циклов  автоматически  загружаются  из  соответствующих
 регистров с начальными значениями. Таким образом для продолжения
 (повторения) обмена  достаточно выставить сигнал  запроса на ПДП
 по данному каналу.

      3. Режим фиксированных приоритетов.
      В этом режиме канал  0 всегда имеет максимальный приоритет,
 а канал  3 -  минимальный. Это  означает, что  любая передача по
 каналу с более высоким приоритетом будет выполняться раньше, чем
 по каналу с более низким приоритетом.

      4. Циклический сдвиг приоритетов.
      Позволяет  избежать  "забивания"  шины  одним  каналом  при
 одновременной передачe по нескольким каналам. Каждому каналу, по
 которому  прошла  передача,  автоматически  присваивается низший
 приоритет,  после  чего  право  на  передачу  получает  канал  с
 наивысшим  приоритетом, для  которого передача  в данный  момент
 возможна.  Таким  образом,  если  в  начале работы распределение
 приоритетов было обычным (канал 0 - наивысший), и пришли сигналы
 запроса  на  ПДП  по  1-му  и  2-му  каналам,  то  сначала будет
 выполняться передача по первому  каналу, затем он получит низший
 приоритет  (а  канал  2,  соответственно,  высший,  т.  к. сдвиг
 приоритетов циклический)  и передача выполнится  по 2-му каналу,
 который  затем  получит  низший  приоритет,  а  высший приоритет
 получит,  сответственно,  канал  3,  который  и  будет  обладать
 преимущественным правом на передачу.

      5. Сжатие времени передачи (Compressed transfer timing).
      В  случае,  если  временные  характеристики  быстродействия
 обменивающихся  устройств совпадают,  ПДП может  сократить время
 выполнения  каждого  такта  передачи  на  2  цикла часов за счет
 тактов ожидания, входящих в каждый цикл передачи.

 


                            - 11 -

            E2.3. Описание внутренних регистров ПДПF

      Контроллер имеет 344 бита внутренней памяти, организованной
 в виде регистров. Описание внутренних  регистров ПДП приведено в
 таблице.







Загрузка...









 ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДВДДДДДДДДДДДДДДВДДДДДДДДДДДї
 і          Наименование             і Разрядность  і   Число   і
 і            регистра               і    (бит)     і регистров і
 ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДЕДДДДДДДДДДДґ
 і Регистр начального адреса         і     16       і     4     і
 і (Base Address Register)           і              і           і
 і                                   і              і           і
 і Регистр начального счетчика циклові     16       і     4     і
 і (Base Word Count Register)        і              і           і
 і                                   і              і           і
 і Регистр текущего адреса           і     16       і     4     і
 і (Current Address Register)        і              і           і
 і                                   і              і           і
 і Регистр текущего счетчика циклов  і     16       і     4     і
 і (Current Word Count Register)     і              і           і
 і                                   і              і           і
 і Рабочий регистр адреса            і     16       і     1     і
 і (Temporary Address Register)      і              і           і
 і                                   і              і           і
 і Рабочий регистр счетчика циклов   і     16       і     1     і
 і (Temporary Word Count Register)   і              і           і
 і                                   і              і           і
 і Регистр состояния                 і     8        і     1     і
 і (Status Register)                 і              і           і
 і                                   і              і           і
 і Регистр команд                    і     8        і     1     і
 і (Command Register)                і              і           і
 і                                   і              і           і
 і Регистр режима (Mode Register)    і     6        і     4     і
 і                                   і              і           і
 і Рабочий регистр                   і     8        і     1     і
 і (Temporary Register)              і              і           і
 і                                   і              і           і
 і Регистр масок (Mask Register)     і     4        і     1     і
 і                                   і              і           і
 і Регистр запросов                  і     4        і     1     і
 і (Request Register)                і              і           і
 АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДБДДДДДДДДДДДДДДБДДДДДДДДДДДЩ

      Регистр начального адреса (Base Address Register).
      В этом  регистре задается стартовый  адрес ОЗУ, с  которого
 начинается передача.  Регистр содержит 16  разрядов и определяет
 адрес  внутри  заданной  страницы  памяти  размером 64К. Задание
 номера   страницы   памяти   осуществляется   через  специальные
 страничные  регистры  (Page  Registers),  поддерживаемые внешней
 логикой. Каждый канал ПДП имеет свой регистр начального адреса и
 страничный  регистр.   Такое  деление  памяти   на  страницы  не
 позволяет  осуществить  обмен  с  блоком  памяти, находящимся на
 пересечении   двух   страниц.   Каждая   страница  начинается  с
 


                            - 12 -

 сегментного  адреса,  кратного  1000h  (0,  1000h,  2000h,  ...,
 9000h).

      Регистр  начального   счетчика  циклов  (Base   Word  Count
 Register).
      В  этом регистре  задается начальное  число циклов передачи
 для программируемого  канала. Фактическое число  передаваемых во
 время работы ПДП элементов  данных на единицу превышает заданное
 число  циклов, т.  е. если   Вы задаете  100 циклов  передачи, а
 размер элемента  будет равен 1  байту, то за  сеанс обмена будет
 передан 101 байт информации.

      Регистр текущего адреса (Current Address Register).
      Начальное значение заносится в  этот регистр одновременно с
 регистром  начального  адреса.  В  дальнейшем  в  ходе  передачи
 значение   текущего  адреса   автоматически  увеличивается   или
 уменьшается  (конкретное  направление   изменения  задается  при
 программировании  в  регистре  режима).  Если разрешена автоини-
 циализация, то после окончания  передачи в регистр автоматически
 устанавливается значение из регистра начального адреса.

      Регистр  текущего  счетчика   циклов  (Current  Word  Count
 Register).
      Регистр  содержит текущее  значение счетчика  циклов (число
 оставшихся  циклов передачи).  Отображаемое в  нем число  циклов
 всегда  на  единицу  меньше  числа  еще  не переданных элементов
 данных, так как изменение значения в этом регистре проиводится в
 конце  цикла передачи,  уже после  фактической передачи элемента
 данных,  а  конец  передачи  фиксируется  в  момент переполнения
 счетчика (изменение его значения с 0 на 0FFFFh).

     Регистр режима (Mode Register).
     Данный   регистр   задает   режимы   работы   своего  канала
 контроллера.

  7 6 5  4  3  2  1  0
 ЪДВДВДДВДДВДДВДДВДДВДДї
 іXіXі     і  і  і     і Биты:
 АДБДБДДЕДДБВДБВДБДДВДДЩ ДДДДД
        і   і  і    АДДДД> 0-1: Режим работы: 00=проверка,
        і   і  і                01=запись (в память),
        і   і  і                10=чтение (из памяти),
        і   і  і                11=недопустимая комбинация
        і   і  АДДДДДДДДД> 2: Автоинициализация: 1=разрешена,
        і   і                                    0=запрещена
        і   АДДДДДДДДДДДД> 3: Изменение текущего адреса при
        і                     обмене: 0=увеличение, 1=уменьшение
        АДДДДДДДДДДДДДДДД> 4-5: Тип передачи: